This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑩特許出願公開

[®] 公 開 特 許 公 報 (A) 昭61 - 156839

௵Int_.Cl_.⁴

識別記号

公

庁内整理番号

49公開 昭和61年(1986)7月16日

H 01 L 23/00

6835-5F

審査請求 未請求 発明の数 1 (全3頁)

②特 願 昭59-276777

20出 願 昭59(1984)12月28日

70発明者 半谷

弘 伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明細書

1 発明の名称

半導体装置

2. 特許請求の範囲

ウェハを個々に分割したチップを外装容器内に 組立てた半導体装置において、前記ウェハ上のチップ位置座標に対応する表示マークを前記外装容 器上に設けたことを特徴とする半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、ウェハを個々に分割したチップが外 装容器内に超立てられた半導体装置に関し、さら に詳述すればウェハ上のチップ座標に対応する表 示マークを外接容器上に施した半導体装置に関す るものである。

〔従来の技術〕

半導体装置は、半導体ウェハに半導体装置の中 枢機能をはたすチップを形成するウェハブロセス と、当該チップ1個を部品として外装容器に組立 てる組立プロセスと、組立の完了した当該装置の テスト,分類,品質保証を行うテスト工程を経て 製作されている。第2図はウェハブロセスの完了 した段階のウェハ1と、その上に整然と形成され たチップ2を示している。また、第3図は第2図 のチップ群の中から1個のチップ2を使用して外 装容器としてのパッケージ3内に組立てた半導体 装置4を示している。なお、第2図中,5はリー ド導体、6はこの各リード導体6とチップ2の各 電極とを接続する配線ワイヤやである。

[発明が解決しようとする問題点]

ところで、通常、半導体装置の製造工程においては、ウェハブロセスの完了後各チップの電気特性がテストされ、設定された基準に合格するチップのみが超立てられている。しかし、ウェハブロセス完了段階でのテストで合格となつたチップが使用されて超立てられた半導体装置でも超立て段階での特性変化、超立て工程での欠陥の発生、ウェハ段階では充分なテストができにくい等の問題があり、最終工程で再度テストを行なつている実情である。

本発明は、このような事情に鑑みてなされたもので、半導体装置の製造プロセス特にウェハブロセスの有効な手がかりを与えることのできる半導体装置を提供するものである。

(問題点を解決するための手段)

本発明による半導体装置は、ウエハ上に形成されるチップ群の座標に対応する表示を外装容器上 に施したことを特徴とするものである。

(作用)

本発明においては、半導体装置の最終的な特性 をウェハ上のチップ座標にフィードパックでき、 ウェハ面上の特性分布図等として利用することに より、ウェハブロセスの制御の精度の良し悪しや 問題点の抽出,特性改善等の目的に有効な手がか りを与えることが可能になる。

[実施例]

以下、本発明を図面に示す実施例に基いて説明 する。

第1 図は本発明の一実施例による半導体装置の 平面図である。この実施例では、ウエハブロセス

り必要があり、多量を行りのは極めて困難である。 上記した本発明を適用すれば、第1図のabで例示 した表示マーク8でもつて簡単にウエハ1上のチ ップ座標に展開しなおすことができ、量産を進め ながら特に余分な手間をかけることなじにデータ の蓄積が可能となる。また、第1図のabなる表示 は自動的に当該表示マーク8を読み取る装置を追 加すれば、ほば完全自動の形で半導体装置の最終 特性や必要な段階での特性をウエハ上のチップ座 標にフィードベック可能となる。

なお、上記実施例では1ウェハ上のチップ 選標 につき説明したが、複数のウェハが存するときは ウェハ間の区分をするための表示を追加すること も可能である。

さらに、組立プロセス以降の加工要素を新たに加えてこれをab-cなどと表示することも可能で、情報集収機能はいくらでも拡大できる。

(発明の効果)

以上のように,本発明によれば、半導体装置上 に施された表示から半導体装置の量産を実行しつ の完了した第2図に示すウェハ1を個々のチップ 2に分割すべき水平かよび垂直方向の分割ライン 11,12をそれぞれ座標軸とし、この任意の X Y座標 7 に位置するチップ 2 をパッケージ 3 内に 組立てたうえ、このパッケージ 3 上に,第1図に 示すごとく a b なる表示マーク 8 を上配座 係 7 の X Y 値に対する表示として設けたものである。

ここで、かかる表示を具体的に行う手段としては、ウェハ1を個々のチップ2に分割し、そのチップを順次租立でに供して行く段階においてウェハ1上のチップ2のXY座標値と租立でに供された順序を制御装置に記憶せしめ、半導体装置形成の最終段階でこの制御装置内に配憶された上記内容を引き出し、abなる表示を行なわせることが考えられる。

しかして、組立プロセス,テストプロセスは、 通常,半導体装置は多数個で構成されるロット単位に扱われて加工が進歩される。このため、ウエ ハ上のチップ座標は乱れてしまう。対応をつけよ うとすると、慎重でぼう大な実験手法をもつて行

つウェハ上のチップ座標対応に特性がフィードパックでき、これ等のフィードパックされる多量の 有効データを分析、解析、整理することにより、 半導体装置の歩留、品質、特性の向上ならびに改 巻が可能になる効果がある。

4. 図面の簡単な説明

第1 図は本発明の一実施例による半導体装置の 平面図、第2 図はチップ形成が完了した通常のウェハの平面図、第3 図は同じく通常の半導体装置 の一部切欠斜視図である。

1・・・ウエハ、2・・・・チップ、3・・・・パッケージ、4・・・・半導体装置、5・・・・リード導体、6・・・・配線ワイヤ、7・・・・ウエハ上のチップ座標、8・・・・表示マーク。

代 理 人 大岩增 堆

5 20 月


手 統 補 正 告(自発)

昭和

1 **2**5

3 : /4·7-ジ 5 : リード 単体 8 : 君ネマーク


君 2 图



1 : ウェハ 2 : チップ

7:4~7"层礁

第 3 22



(2) 同審同頁 8 行の「リード導体 6 」を「リード 導体 5 」と補正する。 特許庁長官殿

1. 事件の表示 特願昭 59-276777号

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 片 山 仁 八 郎

4. 代 理 人

住 所

氏 名

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄

(連絡先03(213)3421特許部)

~ 養養 ⑤

5. 補正の対象

明細書の発明の詳細な説明の構

6. 補正の内容

(1) 明細書2頁7行の「第2図中」を「第3図中」

正する。

特許/÷ 1 60.5.22 主類第二:

以 上